| 2022开始，台积电、英特尔、三星等半导体大厂先进制程大战如火如荼展开，重砸资本支出在各项先进制程设备，如极紫外光（EUV）设备需求大增; 若要在这场大战夺得先锋，关键在于产品良率（Yield）是否能快速提升。 有非常多因素会影响产品良率，本期iST宜特小学堂将聚焦于「先进制程设备的缺陷 如何影响良率」，以及「如何透过材料分析改善缺陷」。 半导体集成电路（IC）制程随着成本及技术的演进，晶圆尺寸很快地从四吋、六吋、八吋、来到稳定的十二吋，而对于有效的IC晶粒（Chips）数，「良率（Yield）」一直是非常重要的关键指标。 因此，半导体制程上所使用的制程设备（如黄光、蚀刻、清洗、镀膜、甚至承载与传送机具... 等），在重复的制作过程中，其真空腔体及内部零件也同时在经历蚀刻（或镀膜），而累积一段时间后，将会导致腔体污染，或生成副产物掉落至芯片上影响良率。 所以制程设备必须定期做清洁维护（PM）或更换零件。 此外，组件线路尺寸也随着摩尔定律不断地缩小至数纳米，更无法容忍制程设备所产生的副产物（或污染），因此，除了需要提高PM的频率外，相关设备零件也必须不断地开发改良。 以因应降低微粒的产生，而达到良率的提升。 目前影响纳米级先进制程生产良率，最重要的即是黄光制程的曝光设备。 极紫外光（EUV）曝光机所使用的光罩上，若有一微小的颗粒（Particle） ，将导致整片晶圆上的所有芯片（chip）都形成固定的缺陷（Defect），致使整片晶圆良率直接归「零」，对于此状况，晶圆制造过程中绝对是零容忍。 因此，探究这污染物是如何在制作光罩时所产生的，就必须分析Particle或Defect产生的源头; 最直接的方式，就是用双束聚焦离子束（Dual beam FIB）断面观察（cross-section），或是透过穿透式电子显微镜 （TEM）来观察更小的Defect。 如图一中三种不同的缺陷来源，右上图的Particle EDS分析结果为掉落在最表面抗反射层（Anti-reflection coating）上含有元素C、O、Si成份的污染; 而右下图的缺陷则是落在覆盖层（Capping layer）的位置。 左下图却是在一开始光罩基材上的蚀刻残留污染，这些都可透过断面EDS成份分析来判断其生成的起源点，以提供光罩厂作为生产制程的改善。  图一：光罩上污染或缺陷的断面EDS成份分析 |
