高頻高效是開關電源及電力電子系統發展的趨勢,高頻工作導致功率元件開關損耗增加,因此要使用軟開關技術,保證在高頻工作狀態下,減小功率元件開關損耗,提高系統效率。 功率MOSFET開關損耗有2個產生因素: 1)開關過程中,穿越線性區(放大區)時,電流和電壓產生交疊,形成開關損耗。其中,米勒電容導致的米勒平台時間,在開關損耗中占主導作用。 2)功率MOSFET輸出電容COSS儲存能量在開通過程中放電,產生開關損耗,高壓應用中,這部分損耗在開關損耗中占主導作用。 功率MOSFET零電壓開關ZVS是其最常用的軟開關方式,ZVS包括零電壓的開通、零電壓的關斷,下面介紹這二個過程的實現方式。 1、功率MOSFET零電壓的開通 功率MOSFET要想實現零電壓的開通,也就是其在開通前,D、S的電壓VDS必須為0,然後,柵極加上VGS驅動信號,這樣就可以實現其零電壓的開通。在實際的應用中,通常方法就是利用其內部寄生的反並聯寄生二極體先導通續流,將VDS電壓箝位到0,然後,柵極加VGS驅動信號,從而實現其零電壓的開通。 功率MOSFET反並聯寄生二極體導通後,VDS電壓約為0,在其後任何時刻開通功率MOSFET,都是零電壓開通。因此,功率MOSFET零電壓開通邏輯順序是: LC電路諧振-->COSS放電、VDS電壓下降-->VDS電壓下降到0、功率MOSFET體二極體導通箝位-->施加VGS驅動信號,MOSFET導通,電流從功率MOSFET體二極體轉移到其溝道-->電流從負向(S到D)過0後轉為正向(D到S)。 2、功率MOSFET的零電壓關斷 從字面上來理解,功率MOSFET零電壓關斷,應該就是VDS電壓為0時,去除柵極驅動信號,從而將其關斷。事實上,功率MOSFET處於導通狀態,VDS電壓就幾乎為0,因此,可以認定:功率MOSFET在關斷瞬間,本身就是一個自然的零電壓關斷的過程。 然而,功率MOSFET關斷過程中,VDS電壓從0開始上升,ID電流從最大值開始下降,在這個過程中,形成VDS和ID電流的交疊區,產生關斷損耗。為了減小VDS和ID交疊區的損耗,最直接辦法就是增加VDS上升的時間,也就是在D、S並聯外加電容,降低VDS上升的斜率,VDS和ID交疊區的面積減小,從而降低關斷損耗,如圖5所示。VDS2為外部D、S並聯電容的波形,VDS2上升斜率小,和ID電流的交疊區的面積也變小。 早期的全橋移相電路、LLC電路以及非對稱半橋電路中,通常在上、下橋臂的功率MOSFET的D、S都會外部並聯電容,就是這個原因。 功率MOSFET的D、S外部並聯電容,可以降低其關斷過程中VDS和ID交疊產生的關斷損耗,但是,額外的外部電容,需要的更大變壓器或電感電流,來抽取這些電容儲存能量。這樣,在變壓器或電感繞組和諧振迴路中,產生更大直流環流,迴路導通電阻就會產生更大的直流導通損耗;此外,外部並聯電容還會影響死區時間的大小,所以,要在二者之間做折衷和優化處理。 |