如何優化SiC柵級驅動電路？

於高壓開關電源應用，碳化矽或 SiC MOSFET 與傳統矽 MOSFET 和 IGBT 相比具有顯著優勢。SiC MOSFET 很好地兼顧了高壓、高頻和開關性能優勢。它是電壓控制的場效應器件，能夠像 IGBT 一樣進行高壓開關，同時開關頻率等於或高於低壓矽 MOSFET 的開關頻率。之前的文章中，我們介紹了SiC MOSFET 特有的器件特性。今天將帶來本系列文章的第二部分SiC柵極驅動電路的關鍵要求和NCP51705 SiC 柵極驅動器的基本功能。

分立式 SiC 柵極驅動

為了補償低增益並實現高效、高速開關，SiC 柵極驅動電路需要滿足以下關鍵要求：

為了驅動 SiC MOSFET 高效、可靠地工作，需要非常特定類型的柵極驅動器。然而，目前業界展示的大多數參考設計都是基於使用通用低邊柵極驅動器而設計的。一個這樣的例子如圖 8 所示。

所示電路相對於地是浮動的，因此它可以用作低邊或高邊參考柵極驅動器。對於任何一種情況，如果出現功率級故障，都需要隔離以保護控制電路免受功率級高壓的影響。使用了兩個隔離的 DC-DC 轉換器，其中 PS1 提供 VDD = 24 V（後調節至 20V），而 PS2 則配置為調節 VEE = -5 V。這兩個轉換器用於提供 VDD 和 VEE 電壓軌。還應該提到的是，這些轉換器專用於驅動單個 SiC 負載，因此每個 SiC 負載需要兩個。對於高邊柵極驅動應用尤其如此，例如半橋、全橋或電機驅動應用中的上部開關。主驅動器上的電壓 U1 會浮動數百伏，並且非常容易受到與開關 SiC MOSFET 相關的高 dV/dt 的影響。假設 dV/dt=100 V/ns，PS1（或 PS2）變壓器隔離柵上的雜散寄生電容僅為 1 pF，會產生 100 mA 的峰值電流。100 mA/pF 意味著需要低寄生電容、低雜散電感以及 VEE（和 VDD）電壓軌和柵極驅動器 IC 之間的緊密耦合。

數字隔離器 U2 將柵極驅動信號與功率級隔離開來，並提供必要的電平轉換。之後，U2 的次級側用作主驅動器 U1 的輸入。U1 是通用的低邊柵極驅動器，但額定值必須能夠處理全 VGS 25 V 的電壓擺幅 (-5 V < VGS < 20 V) 並提供所需的拉電流/灌電流能力。由於大多數通用低邊柵極驅動器的額定最大 VDD = 20 V，可能無法提供足夠的拉電流/灌電流，並且可能無低電感封裝可用，可能僅限於幾個特定的選擇。

這些類型的柵極驅動器旨在驅動矽 MOSFET，從這個角度來看，它們無法滿足 SiC MOSFET 所需的幾個重要要求。例如，這些柵極驅動器沒有過流故障報告或 DESAT 監控功能。此外，通用柵極驅動器的 UVLO 閾值通常基於 5 V < VDD < 12 V。這可能是有問題的，因為“安全的”VDD SiC MOSFET 的工作電平約為啟動時 VDD > ~16 V。並且，沒有 UVLO 監控用於 VEE 電壓軌，如圖 8 參考設計中所示。標準低邊驅動器、SiC 分立式柵極驅動器設計示例。這些電壓軌需要在別處進行監控，以確保在導通期間將 SiC MOSFET 驅動到低電阻狀態，以及在關斷期間將柵極保持在負電壓水平。

雖然圖 8 所示的解決方案提供驅動 SiC MOSFET 的必要功能，但它是不完整的，至少根據分立式 SIC 柵極驅動部分開頭所述的柵極驅動要求是如此。儘管如此，由於沒有專用的 SiC 驅動器，目前大多數 SiC 柵極驅動電路都是這樣設計的。DESAT、電壓軌監控、工作次序等任何附加功能要麼由附加專用電路處理，要麼全部忽略。

NCP51705 SiC 柵極驅動器

NCP51705 是一種 SiC 柵極驅動器，具有高度的靈活性和集成性，使其與市場上的任何 SiC MOSFET 完全兼容搭配使用。如圖 9 所示，NCP51705 頂層框圖包括通用柵極驅動器常見的許多基本功能，包括：

此外，NCP51705 具備使用最少的外部組件設計可靠的 SiC MOSFET 柵極驅動電路所必需的幾個獨特特性（在分立式 SIC 柵極驅動部分的開頭列出）。NCP51705 獨特的優點將在下一節詳細介紹。

 

過流保護 - DESAT

NCP51705 DESAT 功能的實現只需使用兩個外部組件。如圖 10 所示，通過 DESAT 引腳的 R1 和 D1 監測 SiC MOSFET, Q1 的漏極-源極電壓。

在 Q1 關斷期間，漏極-源極端子可能出現幾百伏電壓。一旦 Q1 導通，漏極-源極電壓迅速下降，預計在不到幾百納秒的時間內就會發生從高電壓到接近零電壓的轉變。在導通轉換期間，DESAT 信號前沿被一個 500 納秒計時器消隱，該計時器連接一個 5 Ω 的低阻抗下拉電阻。這使 VDS 有足夠的時間下降，同時確保 DESAT 不會意外觸發。500 納秒過後，DESAT 引腳被計時器釋放，200 mA 電流源通過 R1、D1 和 SiC MOSFET 導通電阻提供恆定電流。在導通時間內，如果 因為發生短路故障使得DESAT 引腳上升到 7.5 V 以上，則 DESAT 比較器輸出會升高，從而觸發 RS 觸發器的時鐘輸入。這種短路故障將逐個周期自動終止 Q_NOT 輸出的後沿。SiC MOSFET 的柵極驅動電壓將被迅速降低， 降低的速度和功率器件去飽和故障時間成比例。

200 μA 電流源足以確保 D1 的正向壓降，同時也使 R1 的壓降能夠在 SiC MOSFET 導通期間獨立於 VDS。如果需要，可通過將 DESAT 引腳接地來禁用 DESAT 保護。相反，如果 DESAT 引腳處於浮動狀態，或者 R1 失效斷路，則200 mA 電流源會流經 20 kΩ 電阻器並在 DESAT 比較器的同相輸入端施加恆定的 4 V 電壓。這種條件下，基本上禁用了 SiC MOSFET 的柵極驅動。還有一些應用可能傾向於使用電流檢測變壓器來檢測漏極電流，並從外部驅動 DESAT 引腳。在這種情況下，NCP51705 包括一個 IC 選購型號，移除 了20 kΩ 電阻器，使 DESAT 引腳可以用作傳統的逐脈衝、過電流保護功能。

DESAT 引腳上的電壓 VDESAT 由公式 (6) 確定為：

為 ID 確定最大值（留出額外的設計裕度）後，選擇 R1 和 ID，使 Vdesat < 7.5 V。重新排列公式 (6) 並求解 R1 得出：

除了設置允許的最大 VDESAT 電壓外，R1 還具有限制通過 D1 結電容的瞬時電流大小的雙重目的。因為 SiC MOSFET 的漏極電壓變化率 dV/dt 極高，如果 R1 的大小不合適，通過 D1 的 p-n 結電容的電流可能會變得非常高。因此，應優先選擇具有最低結電容的快速恢復高壓二極體。R1 的典型值將接近 5 kΩ< R1 < 10 kΩ 的範圍，這會根據所選 SiC MOSFET 的 Id 和 Rds 參數而發生變化。如果 R1 遠小於 5 kΩ，進入 DESAT 引腳的瞬時電流可能為數百毫安。相反，如果 R1 遠大於 10 kΩ，則 RC 延遲為 R1 和 Di 結電容的乘積。延遲可為 100 μs 量級，從而導致應對 DESAT 故障的額外延遲時間。

電荷泵 - VEE (VEESET)

如圖所示，外部飛跨電容 CF 連接在兩個半橋橋臂的中點之間。開關時序是這樣的：每當兩個上部 PMOS 器件同時導通時， VDD電壓會施加在CF兩端。同樣，每當兩個下部 NMOS 器件同時導通時，-VEE 會施加在CF。開關頻率在內部設置為 390 kHz，兩個上部 PMOS 器件與兩個下部 NMOS 器件異步切換。290 kHz 的 IC 選購型號也可用於需要較低電荷泵開關頻率的應用。

VEE 被調節到 VCH 處 的電壓，該VCH 處電壓由 通過VEESET 可編程的內部低壓降穩壓器 (LDO) 電壓決定。VEESET 上的電壓會改變內部 LDO 看到的增益 (GLDO)。如果 VEESET 被懸空（建議使用從 VEESET 到 SGND 的 100−pF 旁路電容），則 Vee 設置為 −3 V 的驅動電壓。如果需要 −5 V的驅動電壓，VEESET 引腳應直接連接到 V5V（引腳 23）。如果 VEESET 連接到 9 V 和 Vdd 之間的任何電壓，則 VEE 被箝位並設置為 −8 V 。當 VDD > 7.5 V 時，電荷泵啟動，VEE 電壓軌的電路部分包括一個內部固定的 UVLO，設置為 VEE 設定值的 80%。由於 VDD 和 VEE 均由獨立的 UVLO 電路監控，所以NCP51705 足夠智能，對於給定的SiC MOSFET可以使得兩個電壓軌都保持在安全範圍內。

或者，通過完全禁用電荷泵，可以實現 0 V < OUT < VDD 輸出。當 VEESET 連接到 SGND 時，電荷泵被禁用。當電荷泵被禁用且 VEE 直接與 PGND 相關聯時，輸出在 0 V < OUT < VDD 之間切換。需要注意的是，每當 VEESET 與 SGND 相關聯時，VEE 必須與 PGND 相關聯。在此工作模式期間，內部 VEE UVLO 功能也相應禁用。

另一種可能的配置是禁用電荷泵，但允許使用外部負 VEE 電壓軌。此選項允許 -VEE < OUT < VDD 輸出，因為電荷泵未工作，所以在 IC 功耗方面略有節省。當 VEESET 連接到 SGND 時，外部負電壓軌可以直接在 VEE 和 PGND 之間連接。請注意，由於 VEESET 為 0 V，內部 VEE UVLO 被禁用，因此 NCP51705 不知道 VEE 電壓水平是否在規定範圍內。

這種簡單的 VEESET 調整能夠使用最少的外部組件實現最高程度的靈活性，同時滿足最廣泛的 SiC MOSFET 電壓要求。為了方便起見，表 3 中總結了 VEESET 的可配置性。

可編程欠壓鎖定 - UVSET

用於柵極驅動器 IC 的 UVLO 對於保護 MOSFET 至關重要，其工作原理是禁用輸出，直到 VDD 高於已知閾值。這不僅可以保護負載，而且可以向控制器確認施加的 VDD 電壓高於導通閾值。由於與 SiC MOSFET 相關的低 gm 值，最佳導通閾值的UVLO並非“一刀切”。允許驅動器輸出在較低的 VDD 下開關，可能對某個 SiC MOSFET 不利，但根據散熱片、散熱器和 VDD 啟動時間，對另一個 SiC MOSFET 而言可能是可接受的。最佳 U導通閾值的UVLO也會根據 VDD 電壓軌的產生方式而發生變化。一些電源系統可能有一個專用的偏壓電源，而其他系統則可能依賴於類似於圖 13 的 VDD 自舉技術。

NCP51705 通過可編程 UVLO 導通閾值解決了這一需求，該閾值可通過 UVSET 和 SGND 之間的單一電阻器設置。如圖 12 所示，UVSET 引腳由 25−μA 電流源內部驅動，串聯增益為 6。

UVSET 電阻器 RUVSET 根據公式 (8) 中定義的所需 導通電壓UVLO進行選擇。

VON 值通常由 SiC MOSFET 輸出特性曲線決定，如圖 1 中突出顯示的曲線。由於 即使 VGS 略有降低，SiC MOSFET 的導通電阻也會顯著增加，因此允許的 UVLO 滯後必須很小。因此，NCP51705 具有固定的 1-V 遲滯，關斷電壓 VOFF 始終比設置的 VON 低 1 V。

對於包含專用偏壓電源的電源，在電源系統因故障恢復而啟動軟啟動或重啟之前，一般認為VDD 高於所需的 VON 閾值。對於此類系統，1-V UVLO 遲滯是必要的，並且不會因啟動條件而產生任何影響。然而，一些電源系統從高電壓取電，然後依賴於自舉電路和變壓器繞組的 VDD產生方式如圖 13 所示。

圖中顯示了具有高電壓 (HV) 啟動能力以及 VON = 17 V 和 VOFF = 9 V 的固定 UVLO 閾值的 PWM 控制器。施加 HV 時，當 HV = VON = 17 V，內部通道開關打開，PWM 控制器從 CVCC 汲取啟動電流。在此期間，CVCC 正在放電，Q1 必須開始切換，以在變壓器自舉繞組中建立電壓。這對可允許的VON 電壓（該電壓可從 RUVSET 編程）施加了限制。UVSET 必須設置為小於 PWM 控制器的 UVLO VON 的值。圖 14 進一步說明了這些啟動細節，其中 PWM 電壓閾值顯示為藍色，NCP51705 顯示為紅色。

為了以儘可能高的 VGS 開關 SiC MOSFET，需要將 VON 設置為儘可能接近 PWM 控制器的導通UVLO。比如，在 Δt (t2-t1) 期間 ΔV = 1 V。這表明CVCC 的放電非常淺，因此需要較大的電容值。例如，假設啟動電流為 1 mA，Δt = 3 ms 且 ΔV = 1 V，則需要 3-μF 的CVCC 電容。相反，如果 VON 設置為比最小自舉放電電壓 VBOOT(MIN) 高 1 V，則意味著允許 CVCC 在更寬的 ΔV (17 V - 11 V) 範圍內放電，因此可以使用更小的電容值。給定相同的 1 mA，Δt = 3 ms 且允許 ΔV = 6 V，所需的 CVCC 電容值降低至 500 nF；減少了 6 倍。然而，由於 SiC MOSFET 將在 VGS = 11 V 的情況下開關，因此所產生的影響可能很大。顯然，在啟動前給 NCP51705 提供一個偏置電壓是首選方法。

數字同步和故障報告 - XEN