Verilog HDL数据类型

    线网型变量使用举例：两路选择器的RTL级描述

    module mux2to1（out，a，b，sel）；

    input a，b，sel；

    output out；

    wire out；

    assign out=（sel）?b：a；

    //input a，b，sel没声明信号类型，缺省为wire型

    endmodule