Verilog HDL的抽象级别

  两路选择器的结构级（即门级）描述

    下面是MUX的门级描述，采用Verilog基本单元（门）描述。

    module twomux（out，a，b，sl）；

    input a，b，sl；

    output out；

    not　　　u1（nsl，sl）；

    and　　　u2（sela，a，nsl）；

    and　　　u3（selb，b，sl）；

    or　　　　u4（out，sela，selb）；

    endmodule

    其门级电路图如下图所示。