串行RapidIO交换技术

2 RapidIO交换原理
RapidIO传输层的包格式被设计为独立于交换结构，如此系统互联就可以采用特定应用所需的任何技术。通常RapidIO是围绕交换机来组织的，除了交换机以外RapidIO网络的另一个基本结构是端点(Endpoints)。端点是数据包的发送者和接受者，交换机用来对端点之间传送数据包。RapidIO使用器件ID唯一地识别网络中的所有器件，几乎可以支持任何系统拓扑结构。器件ID内部不包含关于器件具体位置的信息。互联器件负责发现器件的具体位置并且通过目标器件ID转发包。在系统启动时的系统发现(System Discovery)阶段找到器件在系统中的位置。虽然交换机不知道器件在系统中的确切位置，但通过编程可以使交换机理解器件在系统中所处的方位。当器件位置改变时——可能发生热插拔(Hot Swap)或路径故障情况下，只需重新配置交换机就可以获得新的拓扑结构。
RapidIO中，器件与器件问的通信是通过发送包含源和目的器件ID包进行的。器件ID是位于包头的8位或16位字段，交换芯片通过器件ID将包转发到最终目的。交换芯片使用查找表保持器件ID和正确的输出端口问的关系。只要包给定了器件ID，交换芯片就能够为其找到输出端口。由于器件ID字段相对较小并且使用了哈希关键字来缩小查找表，所以交换机可以很快查找并且不会增加RapidIO包通过交换器件的传输延迟。
由于目的和源器件ID都包含在包头中，所以交换机和端点不仅知道包去向何处，而且知道包的来处。系统可以使用源器件ID来送回一个响应，表明正确的操作已经完成或出现一个错误条件。RapidIO仅通过硬件结构来得到可靠的信道，使得在有限信任系统中来回搬移数据的效率较高。

3 RapidIO交换功能方案设计
3．1 方案概述
在雷达信号处理、数字图像处理领域，海量数据高速实时处理至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的系统构架越来越广泛，这就使得FPGA与DSP芯片之间数据的实时通信至关重要。本方案正是基于这种需求，设计了一种基于串行RapidIO的交换模块。在保证系统中DSP与FPGA之间数据高速交换的同时，由于采用了Tsi578交换芯片，DSP与FPGA之间的互联网络可根据不同需要重新配置，既可在系统工作之前对互联网络进行配置，也可在运行过程中修改DSP于FPGA的互联，达到互联网络的静态和动态可重构。
3．2 Tsi578芯片及其交换功能实现
在串行RapidIO互联应用中，通常不直接将端点器件直接相连，而是利用交换结构构建可重构的动态网络，其中交换芯片作为组成交换结构核心部件。目前市面上专业的RapidIO芯片提供商包括IDT公司、PMC—Serial公司和Mercure公司，其中IDT公司在合并原来的Tundra公司后产品最全。设计选取的交换芯片为IDT公司的Tsi578芯片。该款交换芯片是聚合带宽达80Gbit·s-1的全双工串行RapidIO交换器，符合1．3版本的串行RapidIO规范，适用于网状、矩阵架构与集成系统的高度可扩展解决方案。该芯片可配置高达8个4×模式链接或16个1×模式链接单个链路支持1．25、2．5及3．125 Gbit·s-1的速率。有关端口完全独立，且交换器支持混合的速度及带宽配置。
Tsi578每个端口都有各自独立的查找表，各端口支持两种模式的操作：Flat mode和Hierachical mode。Flat mode是默认的模式，支持ID的范围为0～511，超出该范围的包将被路由到寄存器设置的默认端口。Hierarchical mode可寻址的最大范围为6 400。以Flatmode为例，如图2所示为一个典型的该模式的路由方式。Tsi578收到包后先进行完整性检查，例如CRC校验等，并通过物理层发送确认信号给源器件，再由逻辑端口定位到目的ID。如果ID<256则查找本地查找表，如包A目的IDox12对应的输出端口为端口2，那么该包的输入端口将与端口2连通；若目的ID≥256而<512则查找全局查找表，如包C目的IDox145对应的输出端口为端口9，那么该包的输入端口将与端口9连同；所有目的ID>512的包将被发送到默认端口14。

在具体应用中，通过对Tsi578内部寄存器进行正确的配置来实现其路由、链路维护和系统重构等功能。配置方式包括：(1)通过I2C总线从E2ROM中读取配置信息。(2)通过配置软件经JJAG接口在线配置。(3)发送RapidIO维护包对寄存器进行配置。
上述配置方式中，第一种在Tsi578上电时完成对寄存器的配置，通过刷新E2ROM中的内容实现静态的链路重构；第二种为系统调试状态时采用的配置方式，可随时更改配置信息；第三种方式在系统正常工作的情况下可通过发送维护包随时更改配置信息，实