前言: 現今的電子3C產品，大多都追求輕、薄、短、小。同時又有高效能的需求，除了CPU及晶片組的效能提升外，其各家半導體廠也不斷的想方設法的將零件小型化外，對於其規格上的提升，也下了不少功夫。拜MOSFET的製程能力的大幅精進下，其DIE的密度一併得以提升，同時在DIE SIZE上也得以縮小。能在相同的封裝尺寸下，放入更高規格的產品。同時，各家半導體廠也朝向高度集成化發展，DRMOS這類的產品，就成了各家半導體廠發展的重點。再者，DRMOS因為較SINGLE MOSFET有著高度集成化的優勢，一般RD在線路設計時，多半都會以DRMOS 做為大電流應用的首選，但在這樣的應用趨勢下，其LAYOUT設計上卻有著與單一MOSFET更多需要注意的地方。以下提供幾點LAYOUT的注意事項，讓RD在設計應用上更能發揮DRMOS的優勢。 DRMOS 對於LAYOUT設計上，有著特別需要注意的要點，以下提供三點說明: 1.如何讓DRMOS更穩定: 其DRMOS的VCC PIN為DRMOS內部所有邏輯線路的唯一電源，無論是CONTROL 機制、H/L SIDE MOSFET的驅動皆需由此做為供電。此時，外掛在VCC外部的電容的遠近，就會影響到VCC的準位。當DRMOS動作在連續輸出時，其內部CONTROL 線路需要吃電，內部的MOSFET也需要DRIVER電流、保護線路也一併在偵測，這些所需的電源皆由VCC PIN外的電容做為供電來源。如果，電容擺放的位置，離VCC PIN較遠，那VCC 的準位就會偏低，而UVLO 保護機制就有機會被啟動，造成DRMOS進入保護狀態。所以，VCC 的電容，我們都會建議放在緊鄰VCC PIN，以確保VCC 供電的穩定。(如下圖示) 以AOS AOZ5516QI為例，因DRMOS內部已將VSWH 與PHASE做好連接，對於線路上所需的VBOOST 電容，僅需置放在PIN 5 到PIN 7之間，無須再從輸出電感前拉回，以減少走線的複雜度。(如下圖示)  3.如何讓DRMOS散熱更好: DRMOS有著高度集成的優勢，但這也意味著在一個PACKAGE內，同時置放了多個元件在裡面。以DRMOS而言，就是同時包含著DRIVER元件及上下橋MOSFET。在這樣的情況下，如何將單體產生的發熱量做有效的排出，這也攸關到DRMOS的穩定及效能的表現。一般來說，DRMOS大部分是應用在CORE / CHIP SET POWER 上，多為高壓轉低壓的應用。在BUCK架構及DUTY CYCLE 的原理下，上橋的MOSFET都會比下橋MOSFET的尺寸來的小。以DRMOS來看，其上橋MOSFET會置放在VIN PAD的腳架上，而下橋MOSFET會在PGND的腳架上，所以這兩者PAD的尺寸有著相當程度上的差異，如何將上橋的熱，做更有效的傳導，這就是關鍵了。我們會建議在VIN PAD上打上2-3個VIA 貫孔到背面，再搭配披覆防焊漆的PAD做散熱。這原理有點像CPU的散熱模組，透過導熱管的方式將熱能由高傳導到低的原理，將上橋MOSFET的熱傳導到背面做排放。在空間允許下，披覆防焊漆的PAD越大，所帶來的效果越佳。(如下圖示)
未完待續…… |
