无源器件电容及其版图

  集成电容的变化很大，这个主要由于工艺变化和电压调制的原因。还有许多引起电容偏差的次要因素只有在制作精确匹配的电容时才变得很重要，其中包括静电场和边缘效应，非均匀腐蚀以及掺杂．膜厚．温度和盈利的梯度。

    1．工艺的变化

    1）在MOS电容中，电介质是生长在单晶硅上的一层二氧化硅薄膜，该薄膜由不超过几百层的单原子层构成，在现代CMOS工艺中，可以把栅氧化层电容偏差控制在±20%之内，有些工艺甚至达到±10%。

    2）与栅氧化层电容相比，在多晶硅或金属电极上淀积或生长电介质较难控制。电介质的介电常数不仅与厚度有关，还与主要取决于生长或淀积条件的介质成分有关。

    3）结电容通常由基极和发射极扩散而成，发射结耗尽区宽度与很多因素有关：平均基区掺杂浓度，基区杂质分布以及发射结深度。在平板电容中这些因素至少会引起±20%的偏差。而梳状版图的电容会比平板状版图引入更大的偏差。