AOZ132xDI和AOZ1398xDI系列(AOZ1327/1376、AOZ13984/13987/13929)USB Type C電源開關,功能強大且有效保護IC,可保護下游設備免受諸如過壓/欠壓、過流/浪涌/反向電流、過功率和過溫等異常電源情況的影響。 然而,當電壓尖峰超過其限值時(如圖1所示),Type C電源開關需要保護,例如USB熱插拔操作,可能會導致電路板和電纜電感與輸入電容相互作用,產生超出內部控制電路允許的高電壓。另一種情況是出現故障時的高峰值電流。在這種情況下,快速關斷使輸入電纜電感與輸入電容產生諧振,產生高輸入振鈴電壓。對於這種情況,足夠的輸入電容可以減緩振鈴頻率並降低振鈴電壓。在兩種情況下,都可以通過使用足夠大的輸入電容、適當的元件布局和瞬態電壓抑制器(TVS)來控制或消除過電壓。 圖1 USB熱插拔或突然斷電導致的暫態效應 如圖2所示,TVS通過將振盪輸入電壓鉗位在TYPE C功率開關的額定最大工作電壓以下。當電壓超過TVS的擊穿電壓時,TVS的阻抗會變得很低。它會吸收過電壓的能量,直到電壓降低到TVS的擊穿電壓以下。當電壓低於擊穿電壓後,TVS的阻抗就會變得很高,從而停止導通大電流。 在AOZ132xDI/9xDI控制器中,VIN引腳內置了ESD二極體,用於靜電保護(IEC 61000-4-2標準)。該內置ESD二極體不能用於浪涌電流保護(IEC 61000-4-5標準),不能承受大的浪涌電流。因此外部TVS二極體對於承受浪涌電流至關重要,以確保在關斷和熱插拔事件期間產生的浪涌不會向內部ESD二極體注入大電流。 圖2 帶有瞬態電壓抑制器(TVS)和肖特基二極體的USB連接示意圖 在實際應用中,應根據系統峰值浪涌電流謹慎選擇TVS二極體的VCL(鉗位電壓),以確保其小於ESD的最小擊穿電壓。典型的鉗位電壓不足以確保足夠的安全操作裕量,需要考慮器件間的差異、溫度變化等因素。TVS二極體的VCL需要考慮系統中最大浪涌電流下的最大鉗位電壓。例如,AOS的高功率AOZ8360DI-20的額定工作電壓為20V,最大擊穿電壓為25.5V。它可以在DFN 2x2mm封裝中處理高達135A的浪涌。在1A和12A IPP(8/20μs浪涌IEC61000-4-5)下,最大VCL鉗位電壓分別為28V和29V。因此,如果系統的最大峰值電流為12A,AOZ8360DI-20可以有效地將AOZ132xDI/1398xDI的VIN電壓保持在30V以下。通過TVS保護,高尖峰VIN電壓被安全地保持在ESD二極體擊穿電壓以下。 此外,還必須謹慎選擇VIN引腳上的CIN電容。如圖3所示,在不同的CIN電容(未包含TVS二極體)下,關斷事件時的VIN尖峰電壓。由於輸入電纜電感約為700nH至1μH,輸入電壓可能會在關斷時由於電纜電感與輸入電容之間諧振而產生振鈴現象。輸入電容可以吸收浪涌電流,減緩浪涌電壓的速度,從而有效降低輸入尖峰電壓。如圖3所示,在較小的負載電流1A下,僅使用22pF輸入電容時,36.6V的輸入電壓可能會產生較高的輸入尖峰電壓,而使用0.1μF和2.2μF輸入電容則可大大降低峰值電壓。在部分關斷時,更多的輸入電容承擔浪涌電流,則在達到鉗位電壓後流入TVS二極體的浪涌電流會減少。因此,可以使用電流能力較小的TVS二極體來確保安全的鉗位電壓。 圖3 在1A負載下,不外加TVS, 不同VIN電容(22pF、0.1μF和2.2μF)時的VIN尖峰和關斷 表1列出了適用於不同應用的推薦輸入電容和瞬態電壓抑制二極體(TVS)組合。不同的設計和系統具有不同的負載峰值電流。用戶需要估計負載的最大峰值電流以進行CIN和TVS的選擇,並確保在最大峰值電流估計時留有餘量。如表1所示,與Type C連接相比,棒狀電纜連接需要更小的輸入電容。此外,TVS二極體必須承載大部分的浪涌電流。因此,TVS二極體需要確保VIN引腳的鉗位電壓有足夠的餘量。對於Type C型電纜的輸入電容可以允許更大的浪涌電流通過,因此可以使用較小尺寸的瞬態抑制二極體來限制電壓,並且所需的浪涌電流更小。 表1 適用於桶形和Type C電纜應用的兩條建議
表1適用於Type C型電纜,電流較小(即小於7A)的情況。對於這種情況,僅在熱插拔事件時需要TVS。在此情況下,只需使用小型TVS對插頭處的電壓進行鉗位,確保浪涌電壓低於內部ESD擊穿電壓(例如AOZ1327的擊穿電壓為30V)。對於一些負載峰值電流較小的客戶,他們的應用中沒有熱插拔事件,因此TVS二極體對他們來說是可選的。 為了確保安全操作,輸入電容CIN和瞬態電壓抑制二極體(TVS二極體)的放置對於抑制輸入尖峰電壓至關重要。作為圖4所示的是一種用於指導不同組件放置的推薦布局。為了提供最佳保護,應儘可能將輸入電容和瞬態電壓抑制二極體靠近IC的VIN和GND引腳放置。如果GND引腳遠離VIN引腳,則如圖4所示,使用大面積平面以最小化跡線阻抗。如果頂層已被占用並且無法放置大面積平面,則應使用足夠的過孔(更多的過孔以最小化阻抗)將VIN和GND引腳連接到內層,然後將它們連接到CIN和瞬態電壓抑制二極體的焊盤上。確保寬短平面將它們連接到VIN引腳和地。對於暴露的封裝焊盤,如圖4所示,應放置足夠的過孔以確保良好的熱耗散和低電連接阻抗。
圖4.輸入電容和二極體的擺放 |